Perguntas com a tag [verilog]

votos
15
respostas
4
visitas
29k
Verilog tarefa automática
Publicado 29/08/2008 em 20:56
usuário cdleary
Publicado 03/09/2008 em 23:02
usuário Eyal
votos
6
respostas
2
visitas
11k
Passando hierarquia para um módulo Verilog
Publicado 15/09/2008 em 22:57
usuário pdq
votos
17
respostas
7
visitas
5k
Como escrever um linter?
Publicado 16/09/2008 em 10:26
usuário jbdavid
Publicado 03/10/2008 em 18:42
usuário jbdavid
votos
3
respostas
10
visitas
900
Onde devo começar com HDL?
Publicado 07/10/2008 em 08:57
usuário jeremy
Publicado 27/10/2008 em 02:10
usuário Zachary Wright
Publicado 29/11/2008 em 00:17
usuário JeffV
votos
15
respostas
6
visitas
3k
Microcontrolador + Verilog simulador / VHDL?
Publicado 17/12/2008 em 20:23
usuário Brandon Fosdick
Publicado 19/12/2008 em 15:22
usuário JeffV
Publicado 26/01/2009 em 17:31
usuário Eli Bendersky
Publicado 28/01/2009 em 05:25
usuário e.James
votos
12
respostas
2
visitas
39k
recursos $ readmemh $ writememh relacionados
Publicado 10/03/2009 em 02:16
usuário Alphaneo
votos
1
respostas
4
visitas
1k
verilog ou systemc para testbench
Publicado 17/03/2009 em 09:22
usuário Alphaneo
votos
3
respostas
5
visitas
750
avaliação RTL baseado em FPGA
Publicado 31/03/2009 em 07:20
usuário Alphaneo
votos
6
respostas
2
visitas
3k
Exportando tarefas para 'C usando DPI
Publicado 07/04/2009 em 08:22
usuário Alphaneo
votos
1
respostas
2
visitas
6k
tarefa em Verilog
Publicado 09/04/2009 em 19:38
usuário yaniv
votos
11
respostas
6
visitas
12k
geração de números aleatórios em Spartan-3E
Publicado 16/04/2009 em 18:15
usuário akosch
Publicado 18/04/2009 em 10:52
usuário MrEvil
Publicado 04/09/2009 em 10:27
usuário John
votos
4
respostas
2
visitas
299
resultados de computação e mux ou não
Publicado 08/09/2009 em 18:44
usuário old_timer
Publicado 08/09/2009 em 19:43
usuário Ross Rogers
votos
28
respostas
14
visitas
29k
Ferramenta para desenhar diagramas de temporização
Publicado 06/10/2009 em 09:14
usuário Alphaneo
Publicado 08/10/2009 em 21:20
usuário Brian Carlton
Publicado 27/10/2009 em 21:47
usuário Brian Carlton
Publicado 29/10/2009 em 02:39
usuário vette982
Publicado 30/10/2009 em 19:48
usuário Adam
votos
3
respostas
3
visitas
13k
Como fio dois módulos em Verilog?
Publicado 10/11/2009 em 01:51
usuário Faisal Abid
votos
2
respostas
6
visitas
471
Começando com HDLs de programação normal
Publicado 26/11/2009 em 01:57
usuário Earlz
Publicado 27/11/2009 em 17:52
usuário Rafael Almeida
votos
7
respostas
7
visitas
6k
Recursos para Verilog aprendizagem
Publicado 21/12/2009 em 05:04
usuário harry
votos
24
respostas
2
visitas
78k
O que chaves significa em Verilog?
Publicado 20/01/2010 em 16:59
usuário Alex. H
votos
-4
respostas
1
visitas
1k
equação fio em Verilog
Publicado 20/01/2010 em 17:51
usuário Alex. H
votos
0
respostas
1
visitas
2k
verilog depuração
Publicado 20/01/2010 em 20:23
usuário Alex. H
Publicado 20/01/2010 em 22:28
usuário Alex. H
Publicado 01/02/2010 em 00:32
usuário Adam
Publicado 12/02/2010 em 12:36
usuário Biswajyoti Das
Publicado 17/02/2010 em 18:16
usuário pheaver
votos
4
respostas
6
visitas
1k
Verilog FPGA modelsim
Publicado 18/02/2010 em 00:46
usuário anon
votos
2
respostas
3
visitas
1k
Usando Verilog Parâmetro palavra-chave
Publicado 20/02/2010 em 08:41
usuário Stuart
Publicado 23/02/2010 em 21:44
usuário Steven
Publicado 26/02/2010 em 14:20
usuário Cheetah
Publicado 02/03/2010 em 06:06
usuário chester.boo
Publicado 03/03/2010 em 05:09
usuário aherlambang
Publicado 03/03/2010 em 22:55
usuário aherlambang
Publicado 05/03/2010 em 00:43
usuário chester.boo
Publicado 07/03/2010 em 05:00
usuário Steven
Publicado 12/03/2010 em 20:55
usuário chester.boo
votos
1
respostas
1
visitas
199
Onde posso obter códigos de Verilog?
Publicado 29/03/2010 em 15:07
usuário vairavan
Publicado 16/04/2010 em 13:55
usuário Adam
Publicado 20/04/2010 em 12:23
usuário Kostas




Publicado 22/04/2010 em 00:14
usuário aherlambang
Publicado 22/04/2010 em 18:32
usuário aherlambang
Publicado 27/04/2010 em 16:01
usuário Brian Carlton
votos
1
respostas
1
visitas
4k
como armazenar dados na memória RAM em Verilog
Publicado 03/05/2010 em 10:21
usuário anum
Publicado 04/05/2010 em 22:57
usuário aherlambang
votos
2
respostas
4
visitas
837
convertendo se else para ternária
Publicado 05/05/2010 em 17:21
usuário aherlambang
votos
3
respostas
3
visitas
4k
comparação de número binário
Publicado 06/05/2010 em 04:40
usuário aherlambang
Publicado 10/06/2010 em 04:46
usuário Ursa Major
Publicado 30/06/2010 em 09:00
usuário obtur
Publicado 30/06/2010 em 20:03
usuário prosseek
Publicado 05/07/2010 em 15:50
usuário Guilherme Vieira
votos
3
respostas
2
visitas
684
Suporta Verilog avaliação de curto-circuito?
Publicado 11/07/2010 em 21:38
usuário samoz
Publicado 18/07/2010 em 06:43
usuário cooper
votos
1
respostas
1
visitas
664
Importação de Código de FPGA Board (Spartan 3E)
Publicado 27/07/2010 em 08:49
usuário intl
votos
-3
respostas
1
visitas
206
O que isso Pro erro Verilogger significa?
Publicado 09/08/2010 em 15:23
usuário Sweety Khan
Publicado 10/08/2010 em 15:17
usuário Sweety Khan
votos
4
respostas
2
visitas
17k
Registos de deslocamento Verilog
Publicado 19/08/2010 em 01:11
usuário Grey
votos
0
respostas
2
visitas
900
DCM em 10,1 Xilinx
Publicado 23/08/2010 em 08:20
usuário Sarang Rajan
votos
8
respostas
6
visitas
512
Compartilhando constantes em todos os idiomas
Publicado 23/08/2010 em 19:01
usuário Kristin Morris
votos
1
respostas
1
visitas
858
código-fonte modelsim
Publicado 10/09/2010 em 22:41
usuário node ninja
Publicado 09/10/2010 em 01:56
usuário JeffW
votos
7
respostas
3
visitas
41k
Atribuir número inteiro de reg em Verilog
Publicado 17/10/2010 em 01:44
usuário DemonicImpact
Publicado 19/10/2010 em 09:39
usuário Thomas
Publicado 25/10/2010 em 18:56
usuário segfault
votos
1
respostas
3
visitas
1k
O apoio SystemVerilog listas ligadas?
Publicado 26/10/2010 em 17:13
usuário vixos
Publicado 26/10/2010 em 23:15
usuário crasic
votos
0
respostas
1
visitas
2k
conversão ASCII-hex em Verilog
Publicado 09/11/2010 em 07:50
usuário Eswar Rajesh Pinapala
votos
6
respostas
3
visitas
42k
Como se inscrever-estender um número em Verilog
Publicado 14/11/2010 em 08:12
usuário Alex Mullans
votos
5
respostas
2
visitas
15k
Adder BCD em Verilog
Publicado 14/11/2010 em 20:48
usuário DemonicImpact
votos
4
respostas
3
visitas
1k
Verilog compilador GDSII (open-source)
Publicado 15/11/2010 em 01:35
usuário osgx
Publicado 19/11/2010 em 12:17
usuário swapna
votos
0
respostas
1
visitas
2k
código-fonte Verilog para MIPS
Publicado 21/11/2010 em 19:21
usuário sajad
votos
0
respostas
0
visitas
240
DWT em Verilog (FPGA Implementação)
Publicado 24/11/2010 em 05:45
usuário Sarang Rajan
votos
1
respostas
2
visitas
2k
DWT em Verilog (FPGA Implementação)
Publicado 26/11/2010 em 05:26
usuário Sarang Rajan
votos
8
respostas
1
visitas
8k
É de R $ synthesizable readmem em Verilog?
Publicado 01/12/2010 em 05:00
usuário user526035
Publicado 18/12/2010 em 13:50
usuário The Byzantine
Publicado 21/12/2010 em 20:47
usuário The Byzantine
Publicado 22/12/2010 em 19:47
usuário Ross Rogers
votos
3
respostas
2
visitas
3k
Delta-sigma DAC a partir de Verilog para VHDL
Publicado 31/12/2010 em 10:28
usuário Giovanni Funchal
Publicado 11/01/2011 em 02:19
usuário infinitloop
votos
2
respostas
4
visitas
7k
Verilog linting ferramentas?
Publicado 30/01/2011 em 16:20
usuário mrflibble
votos
3
respostas
4
visitas
8k
sintaxe matriz Verilog
Publicado 31/01/2011 em 02:28
usuário Xodarap
Publicado 06/02/2011 em 16:06
usuário Jan Decaluwe
Publicado 06/02/2011 em 22:18
usuário greggo
votos
5
respostas
5
visitas
1k
linguagem certa para a modelagem de hardware
Publicado 08/02/2011 em 03:51
usuário Alphaneo
Publicado 11/02/2011 em 10:38
usuário Philippe
votos
2
respostas
1
visitas
1k
Condução linhas bidirecionais em Verilog
Publicado 21/02/2011 em 05:32
usuário Student
Publicado 23/02/2011 em 04:15
usuário user629467
votos
0
respostas
2
visitas
1k
CRC-16 Computação em IEEE 802.11b
Publicado 25/02/2011 em 10:44
usuário Kiran
Publicado 25/02/2011 em 20:23
usuário node ninja




Publicado 25/02/2011 em 21:57
usuário node ninja
votos
-1
respostas
1
visitas
681
Verilog Comparador tipo de árvore
Publicado 26/02/2011 em 11:48
usuário Adi
votos
2
respostas
3
visitas
761
não Verilog não tem algo como main ()?
Publicado 27/02/2011 em 05:26
usuário node ninja
votos
3
respostas
2
visitas
1k
Como para loops em Verilog executar?
Publicado 08/03/2011 em 03:21
usuário node ninja
votos
0
respostas
2
visitas
2k
Como declarar uma matriz de 4 bits em Verilog
Publicado 08/03/2011 em 07:11
usuário node ninja
votos
0
respostas
4
visitas
287
Por este código Verilog não irá compilar?
Publicado 08/03/2011 em 22:36
usuário node ninja
Publicado 09/03/2011 em 04:17
usuário node ninja
Publicado 09/03/2011 em 04:34
usuário node ninja
Publicado 10/03/2011 em 05:46
usuário node ninja
votos
0
respostas
1
visitas
1k
Como usar $ tela sem blocos iniciais ou sempre
Publicado 10/03/2011 em 21:21
usuário node ninja
Publicado 10/03/2011 em 21:56
usuário node ninja
Publicado 11/03/2011 em 00:44
usuário node ninja
votos
18
respostas
2
visitas
32k
WIDTH endereço a partir PROFUNDIDADE RAM
Publicado 11/03/2011 em 07:20
usuário Ashwini
Publicado 16/03/2011 em 11:47
usuário Ashwini
votos
1
respostas
2
visitas
3k
Não é possível para implementar simples ALU
Publicado 16/03/2011 em 20:09
usuário sj755
Publicado 18/03/2011 em 22:02
usuário node ninja
Publicado 19/03/2011 em 02:35
usuário node ninja
Publicado 19/03/2011 em 06:23
usuário node ninja
votos
23
respostas
5
visitas
83k
Usando fio ou reg com entrada ou saída em Verilog
Publicado 19/03/2011 em 07:10
usuário node ninja
votos
0
respostas
2
visitas
1k
srand () analógico para SystemVerilog
Publicado 22/03/2011 em 18:38
usuário ДМИТРИЙ МАЛИКОВ
Publicado 25/03/2011 em 19:05
usuário Ross Rogers
votos
0
respostas
1
visitas
1k
erro do compilador básica verilog
Publicado 26/03/2011 em 22:12
usuário Brahadeesh
votos
0
respostas
1
visitas
5k
cálculos AXI Explosão
Publicado 29/03/2011 em 06:25
usuário Ashwini
votos
1
respostas
2
visitas
1k
net Verilog para reg atribuição
Publicado 31/03/2011 em 21:37
usuário Brahadeesh
Publicado 01/04/2011 em 06:34
usuário chandrark vyas
votos
2
respostas
2
visitas
6k
entradas sem tipo de sistema em Verilog
Publicado 01/04/2011 em 15:43
usuário SIMEL
votos
0
respostas
1
visitas
1k
Verilog erro simulação testbench
Publicado 07/04/2011 em 23:13
usuário kinirashmi
Publicado 08/04/2011 em 10:49
usuário Nandhini
votos
7
respostas
5
visitas
14k
Logaritmo em Verilog
Publicado 09/04/2011 em 01:55
usuário Max Eastman
votos
0
respostas
2
visitas
15k
Verilog 'if' usando variável
Publicado 09/04/2011 em 14:42
usuário Ash
votos
0
respostas
2
visitas
142
minimização do segmento de programa - if, else
Publicado 09/04/2011 em 15:58
usuário user478571
Publicado 12/04/2011 em 14:35
usuário user478571
Publicado 12/04/2011 em 14:45
usuário Aravind
votos
0
respostas
2
visitas
134
? tempo de atraso, quando se utiliza === ou <=
Publicado 12/04/2011 em 16:46
usuário user478571
Publicado 13/04/2011 em 09:45
usuário Nandhini
Publicado 14/04/2011 em 17:30
usuário Brahadeesh
votos
0
respostas
2
visitas
1k
mudanças de estado FSM em Verilog
Publicado 16/04/2011 em 20:36
usuário node ninja
Publicado 16/04/2011 em 20:42
usuário node ninja
votos
2
respostas
2
visitas
4k
Verilog sinais de condução no mesmo fio
Publicado 17/04/2011 em 20:52
usuário Brahadeesh
votos
1
respostas
1
visitas
900
verilog operador de deslocamento erro básico
Publicado 18/04/2011 em 17:27
usuário Brahadeesh
votos
0
respostas
1
visitas
11k
gerar declaração: verilog
Publicado 19/04/2011 em 05:38
usuário Nandhini
votos
1
respostas
1
visitas
2k
erro de simulação em Verilog
Publicado 19/04/2011 em 19:18
usuário kinirashmi
Publicado 20/04/2011 em 18:38
usuário Margus
votos
0
respostas
2
visitas
767
valor em Verilog log
Publicado 22/04/2011 em 09:10
usuário Nandhini
Publicado 22/04/2011 em 19:14
usuário Brahadeesh
votos
1
respostas
2
visitas
15k
erro do compilador atribuição verilog
Publicado 23/04/2011 em 19:12
usuário Brahadeesh
Publicado 26/04/2011 em 03:41
usuário GobiasKoffi
Publicado 28/04/2011 em 03:42
usuário mrflibble
votos
8
respostas
2
visitas
24k
Como usar const em Verilog
Publicado 01/05/2011 em 15:43
usuário user478571
Publicado 02/05/2011 em 06:53
usuário user478571




votos
0
respostas
1
visitas
751
ler um arquivo em Matlab e acessá-lo em Verilog
Publicado 05/05/2011 em 23:44
usuário Brahadeesh
votos
3
respostas
3
visitas
1k
usando sempre @ * | significado e inconvenientes
Publicado 07/05/2011 em 08:09
usuário user478571
votos
23
respostas
3
visitas
44k
Qual é a diferença entre == e === em Verilog?
Publicado 08/05/2011 em 14:07
usuário user478571
Publicado 08/05/2011 em 15:40
usuário ibrahim
votos
1
respostas
1
visitas
280
Sine do sinal em Xilinx Simulink
Publicado 08/05/2011 em 19:04
usuário Kiran
Publicado 11/05/2011 em 09:19
usuário Nathan Fellman
votos
2
respostas
2
visitas
526
Tempo do sinal entendimento em Xilinx Simulink
Publicado 12/05/2011 em 13:42
usuário Kiran
Publicado 14/05/2011 em 16:35
usuário iammilind
votos
-2
respostas
2
visitas
1k
Upsample com Verilog
Publicado 14/05/2011 em 18:25
usuário suphero
votos
0
respostas
3
visitas
15k
constante global em Verilog
Publicado 15/05/2011 em 12:10
usuário neuromancer
votos
4
respostas
6
visitas
29k
Verilog Sempre bloquear usando símbolo (*)
Publicado 15/05/2011 em 18:22
usuário all_by_grace
votos
2
respostas
2
visitas
1k
números racionais em Verilog
Publicado 16/05/2011 em 16:32
usuário suphero
votos
0
respostas
1
visitas
1k
matriz de números aleatórios em Verilog
Publicado 17/05/2011 em 07:29
usuário neuromancer
votos
1
respostas
4
visitas
16k
SystemVerilog problema com a construo always_comb
Publicado 19/05/2011 em 04:11
usuário adriano
votos
2
respostas
2
visitas
648
área estimar exigido por uma implementação VHDL
Publicado 30/05/2011 em 18:42
usuário Nakedible
votos
14
respostas
1
visitas
373
Melhor recuo em dois-modo-mode no Emacs
Publicado 31/05/2011 em 18:56
usuário Megan
votos
4
respostas
2
visitas
21k
execução de um processador (MIPS ciclo único)
Publicado 01/06/2011 em 08:34
usuário Rojin
votos
0
respostas
2
visitas
613
Eu não consigo entender o seguinte código verilog
Publicado 01/06/2011 em 09:02
usuário Rojin
votos
-1
respostas
1
visitas
208
converter dois bits individuais num vector
Publicado 04/06/2011 em 07:09
usuário Rojin
Publicado 11/06/2011 em 16:10
usuário namor
Publicado 15/06/2011 em 20:26
usuário Brian Carlton
Publicado 16/06/2011 em 14:12
usuário errordeveloper
votos
4
respostas
1
visitas
1k
Parametrizadas Bit-campos em verilog
Publicado 23/06/2011 em 20:22
usuário funkyeah
Publicado 27/06/2011 em 13:43
usuário errordeveloper
votos
1
respostas
1
visitas
422
Alterar user_logic.v para o meu programa
Publicado 07/07/2011 em 09:24
usuário aibk01
votos
1
respostas
1
visitas
3k
Passando matrizes para módulos verilog
Publicado 12/07/2011 em 17:53
usuário optimus
votos
2
respostas
2
visitas
2k
Verilog concatenação na saída do módulo
Publicado 25/07/2011 em 18:38
usuário Gus
Publicado 27/07/2011 em 17:14
usuário typon
Publicado 29/07/2011 em 15:27
usuário Ahmed
votos
1
respostas
2
visitas
529
Síntese de erro em Verilog
Publicado 04/08/2011 em 10:29
usuário optimus
Publicado 11/08/2011 em 11:13
usuário aibk01
Publicado 21/08/2011 em 13:45
usuário optimus
Publicado 21/08/2011 em 22:45
usuário srujana333
votos
1
respostas
1
visitas
3k
É a matriz synthesizable 2D em Verilog
Publicado 22/08/2011 em 07:38
usuário optimus
votos
1
respostas
1
visitas
744
USRP2 FPGA depuração
Publicado 01/09/2011 em 11:48
usuário Kiran
Publicado 06/09/2011 em 04:35
usuário e19293001
Publicado 07/09/2011 em 10:48
usuário Kumar
Publicado 07/09/2011 em 20:46
usuário Tibio
votos
0
respostas
1
visitas
876
Por que meu mux não produz uma saída em Verilog?
Publicado 22/09/2011 em 04:25
usuário Robert Martin
Publicado 22/09/2011 em 08:55
usuário arpmon
votos
5
respostas
2
visitas
14k
Verilog Barrel Shifter
Publicado 25/09/2011 em 05:08
usuário Robert Cardona
Publicado 27/09/2011 em 07:34
usuário e19293001
Publicado 30/09/2011 em 07:52
usuário Nathan Farrington
Publicado 03/10/2011 em 04:27
usuário e19293001
Publicado 08/10/2011 em 09:05
usuário princegialai
Publicado 10/10/2011 em 12:08
usuário Ankur Banerjee
Publicado 11/10/2011 em 01:40
usuário Robert Martin
Publicado 20/10/2011 em 21:50
usuário eqb
Publicado 21/10/2011 em 17:16
usuário eqb

Cookies help us deliver our services. By using our services, you agree to our use of cookies. Learn more