Perguntas com a tag [hdl]

votos
0
respostas
3
visitas
936
O código de erro não está funcionando
Publicado 29/03/2014 em 11:19
usuário user3332897
votos
0
respostas
1
visitas
123
Se bug declaração em VHDL
Publicado 17/03/2014 em 07:33
usuário user3300910
votos
-2
respostas
2
visitas
497
Verilog erro: # Kernel: segurar = xxxxxxxx
Publicado 16/03/2014 em 18:58
usuário Rocky_s
votos
0
respostas
2
visitas
270
VHDL MUX seleccionar com constante
Publicado 13/03/2014 em 21:25
usuário Rudy01
Publicado 12/03/2014 em 16:14
usuário Rudy01
Publicado 12/03/2014 em 09:44
usuário Rocky_s
votos
3
respostas
2
visitas
186
Verilog possível trava
Publicado 12/03/2014 em 03:32
usuário Rudy01
Publicado 07/03/2014 em 08:34
usuário Radrider33
Publicado 06/03/2014 em 06:33
usuário verigolfer
Publicado 26/02/2014 em 17:19
usuário user3300910
Publicado 19/02/2014 em 20:01
usuário user3300910
votos
2
respostas
2
visitas
548
VHDL - variável vs comportamento sinal em fila
Publicado 09/02/2014 em 01:58
usuário sunside
votos
1
respostas
1
visitas
1k
Enviar dados para FPGA
Publicado 05/02/2014 em 14:29
usuário quantum_time
Publicado 28/01/2014 em 02:26
usuário Adrian
Publicado 25/01/2014 em 14:38
usuário Maximus
Publicado 23/01/2014 em 09:00
usuário adiles
votos
0
respostas
2
visitas
714
Quartus II - Virar Verilog Flop ModelSim erro
Publicado 07/01/2014 em 04:53
usuário Bubo
Publicado 03/01/2014 em 01:40
usuário Bubo
Publicado 22/12/2013 em 21:30
usuário StanOverflow
votos
0
respostas
2
visitas
191
Direita deslocando um carry save número
Publicado 21/12/2013 em 13:02
usuário StanOverflow
votos
0
respostas
1
visitas
334
solicitação HTTP em Verilog HDL
Publicado 20/12/2013 em 10:02
usuário Joseph Wahba
Publicado 10/12/2013 em 10:45
usuário Xegara
votos
0
respostas
2
visitas
467
Verilog: Passando parâmetros
Publicado 10/12/2013 em 06:29
usuário user3081612
Publicado 09/12/2013 em 23:00
usuário jwp36
Publicado 08/12/2013 em 03:38
usuário user3079006
votos
0
respostas
5
visitas
222
Genéricos na descrição de hardware idioma
Publicado 04/12/2013 em 00:23
usuário DirtyBit
votos
0
respostas
1
visitas
398
Os valores padrão de RAM
Publicado 03/12/2013 em 08:46
usuário user2080006
votos
2
respostas
2
visitas
19k
Usando instrução case e if-else ao mesmo tempo?
Publicado 02/12/2013 em 17:02
usuário Eric Na
votos
4
respostas
2
visitas
11k
Declarar uma matriz dentro de uma entidade em VHDL
Publicado 01/12/2013 em 04:48
usuário audiFanatic
votos
-1
respostas
1
visitas
134
Icarus produz resultados diferentes do que Silos
Publicado 28/11/2013 em 21:44
usuário dannyn382
votos
1
respostas
1
visitas
7k
uma média de 12 valores de ADC bits usando VHDL
Publicado 26/11/2013 em 16:30
usuário user3008991
Publicado 22/11/2013 em 02:04
usuário StuckInPhD
Publicado 20/11/2013 em 15:20
usuário user3008991
votos
1
respostas
2
visitas
969
média contínua usando VHDL
Publicado 19/11/2013 em 14:57
usuário user3008991
votos
0
respostas
1
visitas
303
parâmetros SystemVerilog para um ou função
Publicado 14/11/2013 em 14:01
usuário user2646276
votos
4
respostas
2
visitas
20k
Criação de um arquivo Register em VHDL
Publicado 13/11/2013 em 00:24
usuário audiFanatic
votos
0
respostas
2
visitas
2k
Gerar palavra-chave em VHDL
Publicado 11/11/2013 em 06:04
usuário audiFanatic
votos
2
respostas
2
visitas
7k
Verilog número de uns em matriz
Publicado 31/10/2013 em 00:04
usuário Omar Sherif
votos
3
respostas
1
visitas
406
Seria bom ter Vec [Mem] em Cinzel
Publicado 29/10/2013 em 14:18
usuário Alexander Samoilov
Publicado 27/10/2013 em 09:39
usuário Alexander Samoilov
Publicado 22/10/2013 em 21:15
usuário StuckInPhD
Publicado 18/10/2013 em 19:18
usuário Rehos Solquido
votos
1
respostas
3
visitas
17k
Verilog: como tirar o valor absoluto
Publicado 17/10/2013 em 11:08
usuário Pravin shelton
votos
1
respostas
1
visitas
413
compilador cinzel é muito lento
Publicado 17/10/2013 em 07:16
usuário yidiyidawu
Publicado 16/10/2013 em 19:40
usuário Shrikant Vaishnav
votos
0
respostas
2
visitas
679
O que uint (0) significa?
Publicado 16/10/2013 em 18:50
usuário chiselwood
votos
1
respostas
1
visitas
222
Atribuir vec para UINT portas
Publicado 15/10/2013 em 04:39
usuário yidiyidawu
Publicado 14/10/2013 em 22:37
usuário BharathYes
Publicado 09/10/2013 em 08:40
usuário mbschenkel
votos
1
respostas
1
visitas
236
Ativar na função / Método de chamadas
Publicado 09/10/2013 em 05:09
usuário sudoer
Publicado 08/10/2013 em 10:42
usuário user2857987




votos
0
respostas
0
visitas
174
input Float IEEE para conversão BCD
Publicado 07/10/2013 em 14:21
usuário Antônio Vieira
Publicado 06/10/2013 em 20:56
usuário Antônio Vieira
Publicado 06/10/2013 em 14:08
usuário sarah sh
votos
0
respostas
0
visitas
885
Obter "erro VHDL Subprograma" na chamada to_integer
Publicado 05/10/2013 em 19:53
usuário Antônio Vieira
Publicado 29/09/2013 em 09:09
usuário dskim
Publicado 25/09/2013 em 09:50
usuário banupriya
Publicado 23/09/2013 em 10:24
usuário banupriya
votos
0
respostas
1
visitas
1k
Conceitos Fundamentais de Verilog
Publicado 16/09/2013 em 03:35
usuário jmeanor
votos
0
respostas
1
visitas
1k
Mudando um Concatenate Register
Publicado 11/09/2013 em 11:24
usuário ihvapor
Publicado 10/09/2013 em 11:18
usuário dan
Publicado 07/09/2013 em 23:05
usuário dan
Publicado 05/09/2013 em 17:09
usuário dan
Publicado 05/09/2013 em 04:26
usuário shparekh
votos
-1
respostas
1
visitas
192
parâmetro synthesizable 3D: Verilog
Publicado 01/09/2013 em 10:32
usuário MKT
votos
-3
respostas
1
visitas
190
Como gerar Verilog RTL de testbench
Publicado 28/08/2013 em 22:41
usuário user1761275
votos
0
respostas
1
visitas
7k
compilar o código Verilog em Quartus
Publicado 22/08/2013 em 16:54
usuário user2707696
votos
0
respostas
2
visitas
4k
escrevendo um carry ripple adder em Verilog
Publicado 15/08/2013 em 18:43
usuário sudeepdino008
votos
2
respostas
3
visitas
7k
Sinal está ligado a seguir vários drivers
Publicado 07/08/2013 em 23:37
usuário Mona Jalal
Publicado 02/08/2013 em 00:00
usuário Veridian
votos
2
respostas
2
visitas
151
"outros inesperados" em VHDL
Publicado 29/07/2013 em 16:32
usuário Alex Heintz
votos
2
respostas
3
visitas
27k
Se fios de instrução e assiging em Verilog
Publicado 19/07/2013 em 19:07
usuário T.T.T.
Publicado 13/07/2013 em 19:54
usuário Greg McNulty
votos
0
respostas
2
visitas
335
Comportamento estranho VHDL
Publicado 02/07/2013 em 17:17
usuário user150374
Publicado 20/06/2013 em 17:56
usuário Sam
votos
1
respostas
1
visitas
269
SystemC como obter entrada do usuário interativa
Publicado 18/06/2013 em 15:42
usuário dcdo
Publicado 17/06/2013 em 14:29
usuário xornonop
votos
2
respostas
5
visitas
2k
exemplo Verilog simples para um Switch LED?
Publicado 30/05/2013 em 17:02
usuário membersound
votos
1
respostas
2
visitas
4k
Gerar instrução dentro tarefa verilog
Publicado 27/05/2013 em 11:01
usuário Jay Aurabind
votos
0
respostas
2
visitas
1k
largura líquida parametrizado em Verilog
Publicado 23/05/2013 em 06:29
usuário Blackadder
Publicado 20/05/2013 em 09:19
usuário yassin
Publicado 19/05/2013 em 12:32
usuário yassin
Publicado 10/05/2013 em 22:10
usuário ipunished
Publicado 09/04/2013 em 05:41
usuário Marcus10110
Publicado 04/04/2013 em 14:05
usuário Bruno Kremel
votos
1
respostas
2
visitas
587
matriz e multiplexador em Verilog
Publicado 02/04/2013 em 23:16
usuário user2178891
votos
1
respostas
1
visitas
2k
Para o HDL paralelo de série
Publicado 31/03/2013 em 17:01
usuário Naruto
votos
0
respostas
0
visitas
169
verilog Ícaro no Windows7
Publicado 28/03/2013 em 05:42
usuário R71
Publicado 23/03/2013 em 07:48
usuário user1117040
votos
1
respostas
1
visitas
126
Simulator mostrando entrada errada
Publicado 18/03/2013 em 17:39
usuário Naruto
Publicado 16/03/2013 em 19:33
usuário Jason
votos
0
respostas
1
visitas
1k
isim sinal de entrada não inicializada
Publicado 15/03/2013 em 13:43
usuário Muss76
Publicado 13/03/2013 em 23:09
usuário dorafmon
votos
2
respostas
3
visitas
802
É um <= a + 1 uma boa prática em VHDL?
Publicado 12/03/2013 em 22:57
usuário dorafmon
Publicado 12/03/2013 em 13:02
usuário Dharmendra
votos
-1
respostas
1
visitas
148
Faça solicitação HTTP a partir de Verilog
Publicado 10/03/2013 em 20:25
usuário Orca Ninja
votos
0
respostas
2
visitas
1k
multiplicadores VHDL
Publicado 06/03/2013 em 16:20
usuário user2140483
votos
11
respostas
3
visitas
28k
instanciação condicional do módulo Verilog
Publicado 06/03/2013 em 07:35
usuário vlsi2013
votos
2
respostas
3
visitas
16k
Sete segmentos Multiplexing em Basys2
Publicado 04/03/2013 em 04:41
usuário BlueSolrac
Publicado 03/03/2013 em 20:35
usuário PhoonOne
Publicado 03/03/2013 em 00:52
usuário ipunished




votos
0
respostas
2
visitas
696
parâmetro verilog como entrada - nios II
Publicado 01/03/2013 em 07:00
usuário vlsi2013
Publicado 01/03/2013 em 03:00
usuário ipunished
votos
0
respostas
3
visitas
485
Bluespec $ exibição na função
Publicado 27/02/2013 em 02:51
usuário Saher Ahwal
Publicado 26/02/2013 em 12:39
usuário vlsi2013
votos
-1
respostas
1
visitas
378
VHDL Error (expressão simples esperado)
Publicado 25/02/2013 em 16:16
usuário audiFanatic
Publicado 22/02/2013 em 23:09
usuário Doug Smith
votos
-1
respostas
1
visitas
286
resultado indefinido para Ripple Contador
Publicado 20/02/2013 em 19:20
usuário James Aflred
votos
0
respostas
2
visitas
8k
Erro referência ilegal
Publicado 20/02/2013 em 15:53
usuário James Aflred
votos
3
respostas
2
visitas
1k
zeros contrariar
Publicado 20/02/2013 em 01:48
usuário Veridian
votos
0
respostas
2
visitas
1k
VHDL rotação bit erro de sintaxe função?
Publicado 18/02/2013 em 02:08
usuário user2081681
Publicado 15/02/2013 em 22:06
usuário Wazani
Publicado 10/02/2013 em 18:02
usuário ipunished
votos
0
respostas
1
visitas
89
Os dados não são pegou de saídas instanciado
Publicado 04/02/2013 em 21:25
usuário ipunished
Publicado 01/02/2013 em 10:42
usuário ipunished
votos
0
respostas
1
visitas
1k
Como criar um script PrimeTime executável?
Publicado 31/01/2013 em 17:55
usuário Morgan
votos
2
respostas
2
visitas
1k
espera VHDL em sinal de múltipla
Publicado 30/01/2013 em 16:54
usuário JanBo
votos
1
respostas
3
visitas
8k
Como posso criar uma trava em Verilog
Publicado 30/01/2013 em 07:05
usuário BabaBooey
Publicado 24/01/2013 em 17:03
usuário Doug Smith
Publicado 24/01/2013 em 10:27
usuário Morgan
votos
5
respostas
1
visitas
2k
O que há de errado com a minha maneira DMUX 4?
Publicado 23/01/2013 em 20:43
usuário Doug Smith
Publicado 23/01/2013 em 17:00
usuário Eamorr
Publicado 21/01/2013 em 20:40
usuário Jay Aurabind
Publicado 21/01/2013 em 17:12
usuário ipunished
Publicado 16/01/2013 em 20:24
usuário ipunished
votos
1
respostas
2
visitas
366
geração de conjunto de caracteres VHDL
Publicado 14/01/2013 em 00:41
usuário jgr
votos
1
respostas
1
visitas
2k
Valores sem sinal Mod-H contador tem nenhum sinal
Publicado 11/01/2013 em 11:21
usuário Sam Palmer
Publicado 11/01/2013 em 09:43
usuário Andry
votos
2
respostas
1
visitas
314
Como utilizar eficazmente um módulo VHDL?
Publicado 23/12/2012 em 13:50
usuário Kureigu
votos
0
respostas
1
visitas
219
Variável Verilog HDL Negate monitor
Publicado 04/12/2012 em 04:53
usuário Lakeside
votos
-1
respostas
1
visitas
3k
Breve Verilog HDL Prompt (Iniciante)
Publicado 04/12/2012 em 03:01
usuário Lakeside
votos
-2
respostas
2
visitas
107
Como a máquina realmente controlar um computador?
Publicado 01/12/2012 em 04:38
usuário shingu
votos
0
respostas
1
visitas
405
Verilog: Reg não é declarada
Publicado 29/11/2012 em 17:29
usuário Verilogger
votos
0
respostas
2
visitas
2k
Multiplicação do número por dez em Verilog
Publicado 12/11/2012 em 15:52
usuário David Flanagan
votos
2
respostas
2
visitas
390
Como representar literais de matriz em VHDL?
Publicado 07/11/2012 em 16:43
usuário Andry
Publicado 07/11/2012 em 16:17
usuário jclin
Publicado 30/10/2012 em 17:12
usuário Ryan
votos
1
respostas
2
visitas
3k
Inicialização de erro matriz em Verilog
Publicado 26/10/2012 em 14:26
usuário nbsrujan
votos
2
respostas
2
visitas
161
Usando '<=' operador em Verilog
Publicado 26/10/2012 em 06:35
usuário nbsrujan
Publicado 01/10/2012 em 18:29
usuário Andry
votos
1
respostas
3
visitas
645
Máquina Verilog Finite State
Publicado 24/09/2012 em 18:44
usuário David Flanagan
Publicado 20/08/2012 em 11:23
usuário Akash
votos
0
respostas
1
visitas
3k
Como ler e escrever usando bloco de RAM?
Publicado 04/07/2012 em 00:47
usuário BlueHorse
votos
1
respostas
2
visitas
800
Erro VHDL Código Síntese
Publicado 03/07/2012 em 15:15
usuário Saurya Prakash
votos
0
respostas
1
visitas
180
VHDL IEEE componente vs. lib padrão
Publicado 27/06/2012 em 12:40
usuário JakobJ
Publicado 26/06/2012 em 04:39
usuário nexobios
Publicado 03/05/2012 em 02:27
usuário Kingkong Jnr
votos
1
respostas
1
visitas
396
Lidar com relógio no Synopsys Tetramax
Publicado 28/04/2012 em 08:57
usuário Stefano
Publicado 20/04/2012 em 19:48
usuário Veridian
Publicado 19/04/2012 em 08:02
usuário Earlz
Publicado 10/04/2012 em 18:54
usuário ras2124




votos
0
respostas
2
visitas
477
Teste de interface PCI em FPGA
Publicado 09/04/2012 em 15:11
usuário gpuguy
votos
2
respostas
2
visitas
4k
Simulando processador MIPS em FPGA usando Verilog
Publicado 08/04/2012 em 16:02
usuário Eng.Fouad
votos
3
respostas
1
visitas
1k
ordem de execução Verilog
Publicado 31/03/2012 em 19:24
usuário Chris Morin
votos
4
respostas
2
visitas
11k
Como quebrar sempre bloquear em Verilog?
Publicado 27/03/2012 em 20:54
usuário Eng.Fouad
votos
1
respostas
1
visitas
6k
Cálculos com números reais, Verilog HDL
Publicado 17/03/2012 em 00:58
usuário Amadeus Bachmann
Publicado 16/03/2012 em 23:30
usuário Eng.Fouad
Publicado 05/03/2012 em 05:46
usuário Adam
votos
2
respostas
1
visitas
180
O "sinal" implica δ atraso em VHDL?
Publicado 20/02/2012 em 02:12
usuário BugShotGG
votos
0
respostas
1
visitas
117
Como posso usar o módulo dentro de outro módulo?
Publicado 09/02/2012 em 13:08
usuário Eng.Fouad
votos
0
respostas
2
visitas
335
erro SystemC, usando Visual C ++ 2008
Publicado 28/01/2012 em 02:21
usuário newbie
votos
2
respostas
2
visitas
3k
como ver forma de onda de memória?
Publicado 25/11/2011 em 03:39
usuário e19293001
Publicado 27/09/2011 em 07:34
usuário e19293001
Publicado 22/09/2011 em 08:55
usuário arpmon
Publicado 07/09/2011 em 20:46
usuário Tibio
votos
1
respostas
1
visitas
422
Alterar user_logic.v para o meu programa
Publicado 07/07/2011 em 09:24
usuário aibk01
votos
2
respostas
2
visitas
648
área estimar exigido por uma implementação VHDL
Publicado 30/05/2011 em 18:42
usuário Nakedible
votos
23
respostas
3
visitas
44k
Qual é a diferença entre == e === em Verilog?
Publicado 08/05/2011 em 14:07
usuário user478571
votos
3
respostas
3
visitas
1k
usando sempre @ * | significado e inconvenientes
Publicado 07/05/2011 em 08:09
usuário user478571
Publicado 02/05/2011 em 06:53
usuário user478571
votos
8
respostas
2
visitas
24k
Como usar const em Verilog
Publicado 01/05/2011 em 15:43
usuário user478571
Publicado 28/04/2011 em 03:42
usuário mrflibble
votos
0
respostas
2
visitas
134
? tempo de atraso, quando se utiliza === ou <=
Publicado 12/04/2011 em 16:46
usuário user478571
Publicado 12/04/2011 em 14:35
usuário user478571
votos
0
respostas
2
visitas
142
minimização do segmento de programa - if, else
Publicado 09/04/2011 em 15:58
usuário user478571
votos
7
respostas
3
visitas
148
Propósito de fornecer mais do que uma arquitetura?
Publicado 02/04/2011 em 19:08
usuário Earlz
Publicado 27/02/2011 em 17:16
usuário Patrick
votos
0
respostas
2
visitas
1k
erro de sintaxe em VHDL
Publicado 22/02/2011 em 03:49
usuário n-2r7
votos
2
respostas
1
visitas
1k
Condução linhas bidirecionais em Verilog
Publicado 21/02/2011 em 05:32
usuário Student
votos
2
respostas
2
visitas
481
Simulação vs incompatibilidade de hardware
Publicado 17/02/2011 em 17:54
usuário Patrick
Publicado 14/02/2011 em 02:39
usuário marlls1989
votos
1
respostas
3
visitas
4k
Passando variáveis ​​de processo em VHDL
Publicado 02/02/2011 em 13:17
usuário Patrick
votos
2
respostas
4
visitas
7k
Verilog linting ferramentas?
Publicado 30/01/2011 em 16:20
usuário mrflibble
votos
4
respostas
1
visitas
1k
Sistema aberto Fonte OCR para FPGA
Publicado 21/12/2010 em 21:15
usuário The Byzantine
Publicado 21/12/2010 em 20:47
usuário The Byzantine
Publicado 18/12/2010 em 13:50
usuário The Byzantine
votos
0
respostas
2
visitas
205
Preservar as larguras das portas
Publicado 15/11/2010 em 10:26
usuário name
votos
5
respostas
2
visitas
15k
Adder BCD em Verilog
Publicado 14/11/2010 em 20:48
usuário DemonicImpact
votos
0
respostas
3
visitas
3k
aritmética turno Universal direito em VHDL
Publicado 13/11/2010 em 21:16
usuário name
Publicado 03/11/2010 em 21:37
usuário Bobbb
Publicado 23/09/2010 em 00:13
usuário Ross Rogers
Publicado 30/06/2010 em 09:00
usuário obtur
Publicado 12/03/2010 em 20:55
usuário chester.boo
Publicado 05/03/2010 em 00:43
usuário chester.boo
Publicado 01/02/2010 em 00:32
usuário Adam
Publicado 23/02/2009 em 02:03
usuário MahlerFive
Publicado 19/12/2008 em 15:22
usuário JeffV
Publicado 29/11/2008 em 00:17
usuário JeffV
Publicado 27/10/2008 em 02:10
usuário Zachary Wright
votos
3
respostas
10
visitas
900
Onde devo começar com HDL?
Publicado 07/10/2008 em 08:57
usuário jeremy

Cookies help us deliver our services. By using our services, you agree to our use of cookies. Learn more